(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-37259

(43)公開日 平成9年(1997)2月7日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H04N 7/32

H 0 4 N 7/137

Z

審査請求 未請求 請求項の数6 FD (全 12 頁)

(21)出願番号

(22)出願日

特願平7-207777

平成7年(1995)7月21日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 中屋 秀雄

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 近藤 哲二郎

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 杉浦 正知

(54) 【発明の名称】 画像信号処理装置および方法

(57) 【要約】

【課題】 背景、動き物体および影を精度良く分離する ことを可能とする。

【解決手段】 現画像と1フレーム遅延が施された画像 との差分値をしきい値 t h l と比較し、その結果、第0 フラグ(flag O)が生成され、そのflag Oに応じて動き 領域判定回路8では、第1フラグ(flag1)が判定され る。現画像と背景メモリ37との差分値をしきい値th 2と比較し、その結果、第2フラグ(flag2)が生成さ れる。flag1とflag2の論理積を第3フラグ (flag3) とし、そのflag3から孤立点を除いた第4フラグ (flag 4) は、しきい値th1、th2、th3、th4を用 いて動き領域を判定し、第5フラグ (flag5) が生成さ れる。さらに、flag5は、しきい値th5と比較した 後、第6フラグ(flag6)が生成され、そのflag6の孤 立点を除いた第7フラグ(flag7)に応じて、背景、動 き物体および影が分離される。



2

【特許請求の範囲】

【請求項1】 連続して入力される動画像から背景画像 と動き物体を分離する画像信号処理装置において、

入力画像に対して1フレーム遅延を行うフレームメモリ 手段と、

上記入力画像と1フレーム遅延された上記画像とから画 素毎に差分を計算する手段と、

上記差分値を絶対値化した後、しきい値と比較すること によって2値化した第1のフラグを設定し、動き物体の 輪郭を判断する手段と、

上記動き物体の輪郭を上下左右から走査することで動き 物体領域の第1の候補を判定する手段と最初の入力画像 によって初期設定された更新可能な背景メモリ手段と、 上記背景メモリ手段からの画像と上記入力画像との差分 を計算する手段と、

上記差分値を絶対値化した後、しきい値と比較することによって2値化した第2のフラグを設定し、動き物体領域の第2の候補を判定する手段と、

動き物体領域の上記第1の候補と上記第2の候補の論理 積の結果を第3の候補とする手段と、

動き物体領域の上記第3の候補の内部において、上記入 力画像と上記背景メモリからの画像の比率を計算する手 段と、

上記比率の局所ブロック内平均値および標準偏差を計算 する手段と、

上記平均値および上記標準偏差を所定のしきい値で比較 することで、背景の領域の判定を行う手段と、

上記背景の領域を動き物体領域の上記第3の候補から削除し、最終的な動き物体領域を判断することを特徴とする画像信号処理装置。

【請求項2】 請求項1に記載の画像信号処理装置において、

上記最終的な動き物体領域の外を背景領域とし、上記入 力画像と背景メモリからの画像を別途定める比率(rおよび1-r)で加重平均して、背景メモリの更新を行う ことを特徴とする画像信号処理装置。

【請求項3】 請求項2に記載の画像信号処理装置において、

上記背景メモリの更新の比率は、フレームの画素数分の 大きさの連続回数フラグメモリ手段とを持ち、

上記連続回数フラグ手段は、ある画素位置に対応して、 上記第1のフラグが1である場合に0にリセットし、上 記第1のフラグが0である場合にカウントアップするよ うにして、上記連続回数フラグを更新するとともに、上 記連続回数フラグが所定のしきい値以下の場合には、上 記入力画像の比率を0とし、かつ上記背景メモリの比率 を1とし、上記連続回数フラグが所定のしきい値をこえ る場合は、上記連続回数フラグに応じて上記入力画像の 比率を上げ、かつ上記背景メモリの比率を下げるように し、かつ上記入力画像の比率は1をこえないようにする ことを特徴とする画像信号処理装置。

【請求項4】 連続して入力される動画像から背景画像 と動き物体を分離する画像信号処理方法において、

入力画像に対して1フレーム遅延を行うステップと、

上記入力画像と1フレーム遅延された上記画像とから画 素毎に差分を計算するステップと、

上記差分値を絶対値化した後、しきい値と比較すること によって2値化した第1のフラグを設定し、動き物体の 輪郭を判断するステップと、

10 上記動き物体の輪郭を上下左右から走査することで動き 物体領域の第1の候補を判定するステップと最初の入力 画像によって初期設定された更新可能な背景メモリステ ップと、

上記背景メモリ手段からの画像と上記入力画像との差分 を計算するステップと、

上記差分値を絶対値化した後、しきい値と比較すること によって2値化した第2のフラグを設定し、動き物体領 域の第2の候補を判定するステップと、

動き物体領域の上記第1の候補と上記第2の候補の論理 20 積の結果を第3の候補とするステップと、

動き物体領域の上記第3の候補の内部において、上記入 力画像と上記背景メモリからの画像の比率を計算するス テップと、

上記比率の局所ブロック内平均値および標準偏差を計算 するステップと、

上記平均値および上記標準偏差を所定のしきい値で比較 することで、背景の領域の判定を行うステップと、

上記背景の領域を動き物体領域の上記第3の候補から削除し、最終的な動き物体領域を判断することを特徴とす る画像信号処理方法。

【請求項5】 請求項4に記載の画像信号処理方法において、

上記最終的な動き物体領域の外を背景領域とし、上記入 力画像と背景メモリからの画像を別途定める比率(rお よび1-r)で加重平均して、背景メモリの更新を行う ことを特徴とする画像信号処理方法。

【請求項6】 請求項5に記載の画像信号処理方法において、

上記背景メモリの更新の比率は、フレームの画素数分の 大きさの連続回数フラグメモリとを持ち、

上記連続回数フラグは、ある画素位置に対応して、上記第1のフラグが1である場合に0にリセットし、上記第1のフラグが0である場合にカウントアップするようにして、上記連続回数フラグを更新するとともに、上記連続回数フラグが所定のしきい値以下の場合には、上記入力画像の比率を0とし、かつ上記背景メモリの比率を1とし、上記連続回数フラグが所定のしきい値をこえる場合は、上記連続回数フラグに応じて上記入力画像の比率を上げ、かつ上記背景メモリの比率を下げるようにし、

) かつ上記入力画像の比率は1をこえないようにすること

)C

30

4

を特徴とする画像信号処理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、画像信号から動き物体を抽出するための画像信号処理装置および方法に関する。

[0002]

【従来の技術】画像信号を圧縮するための1つの方法として、画像を背景部分(すなわち、静止画)と動き物体とに分離して、背景部分については、静止画であることを利用して、その伝送を省略する(間引く)ことによって、大幅に伝送データ量を削減することが可能である。このように、更新が可能な背景メモリおよび入力画像のフレーム差分情報を用いて、動き物体と背景を分離する手法が従来より提案されている。

[0003]

【発明が解決しようとする課題】しかしながら、従来の手法では、例えば照明の角度によっては動き物体の影が生じることがあり、その影の部分も含めて動き物体領域と判定されることがあった。影を含めて動き物体として扱われることは、上述のような符号化の圧縮を低下させる問題を生じる。

【0004】従って、この発明の目的は、背景画像と動き物体を分離する場合に、動き物体の影の部分を新たな判定によって区別し、動き物体のみを抽出する画像信号処理装置および方法を提案することにある。

[0005]

【課題を解決するための手段】請求項1に記載の発明 は、連続して入力される動画像から背景画像と動き物体 を分離する画像信号処理装置において、入力画像に対し て1フレーム遅延を行うフレームメモリ手段と、入力画 像と1フレーム遅延された画像とから画素毎に差分を計 算する手段と、差分値を絶対値化した後、しきい値と比 較することによって2値化した第1のフラグを設定し、 動き物体の輪郭を判断する手段と、動き物体の輪郭を上 下左右から走査することで動き物体領域の第1の候補を 判定する手段と最初の入力画像によって初期設定された 更新可能な背景メモリ手段と、背景メモリ手段からの画 像と入力画像との差分を計算する手段と、差分値を絶対 値化した後、しきい値と比較することによって2値化し た第2のフラグを設定し、動き物体領域の第2の候補を 判定する手段と、動き物体領域の第1の候補と第2の候 補の論理積の結果を第3の候補とする手段と、動き物体 領域の第3の候補の内部において、入力画像と背景メモ リからの画像の比率を計算する手段と、比率の局所ブロ ック内平均値および標準偏差を計算する手段と、平均値 および標準偏差を所定のしきい値で比較することで、背 景の領域の判定を行う手段と、背景の領域を動き物体領 域の第3の候補から削除し、最終的な動き物体領域を判 断することを特徴とする画像信号処理装置である。

【0006】また、請求項4に記載の発明は、連続して 入力される動画像から背景画像と動き物体を分離する画 像信号処理方法において、入力画像に対して1フレーム 遅延を行うステップと、入力画像と1フレーム遅延され た画像とから画素毎に差分を計算するステップと、差分 値を絶対値化した後、しきい値と比較することによって 2値化した第1のフラグを設定し、動き物体の輪郭を判 断するステップと、動き物体の輪郭を上下左右から走査 することで動き物体領域の第1の候補を判定するステッ プと最初の入力画像によって初期設定された更新可能な 背景メモリステップと、背景メモリ手段からの画像と入 力画像との差分を計算するステップと、差分値を絶対値 化した後、しきい値と比較することによって2値化した 第2のフラグを設定し、動き物体領域の第2の候補を判 定するステップと、動き物体領域の第1の候補と第2の 候補の論理積の結果を第3の候補とするステップと、動 き物体領域の第3の候補の内部において、入力画像と背 景メモリからの画像の比率を計算するステップと、比率 の局所ブロック内平均値および標準偏差を計算するステ ップと、平均値および標準偏差を所定のしきい値で比較 することで、背景の領域の判定を行うステップと、背景 の領域を動き物体領域の第3の候補から削除し、最終的 な動き物体領域を判断することを特徴とする画像信号処 理方法である。

【0007】このように、背景と動き物体とを分離後、 背景はほどんど変化がないため、時間方向で見たとき超 高圧圧縮を実現することが可能となる。

[0008]

【発明の実施の形態】以下、この発明の一実施例について図面を参照して説明する。図1は、この発明の画像信号処理装置の一実施例のブロック図を示す。1で示す入力端子にディジタル化された画像が入力され、そのディジタル画像は、フレームメモリ2、減算器3、10、除算器18および遅延回路29へ供給される。フレームメモリ2へ供給されたディジタル画像は、1フレーム遅延の後、減算器3において、現フレームとの画素毎の差分が計算され、その差分値は、絶対値(ABS)化回路4へ供給される。

【0009】絶対値化回路4において、絶対値化された差分値が、比較回路6へ供給され、比較回路6において、端子5から供給されるしきい値thlと比較され、2値化される。この比較回路6では、しきい値thlより差分値が大きい場合、第0フラグ(flag0)は`1'とし、しきい値thlより差分値が小さい場合、第0フラグ(flag0)は`0'として、計数制御回路7および動き領域判定回路8へ供給される。この第0フラグ(flag0)が`1'である領域は、動き物体の輪郭と判断される。例えば、画像の中で比較的大きな物体が動いているものとして、後述する動き領域判定回路8では、この輪郭から物体の内部領域を判断するための処理が行わ

れ、第1フラグ(flag1)が第1の動き物体領域候補(flag1=`1')として、ANDゲート15へ供給される。

【0010】そして、入力されたディジタル画像は、減 算器10において、更新可能な背景メモリ回路37から 供給された信号との差分が計算され、その差分値は絶対 値(ABS)化回路11へ供給される。その差分値は、 比較回路13および遅延回路23へ供給され、比較回路 13では、端子12から供給されるしきい値th2との 比較が行われ、その結果2値化された第2フラグ(flag 2) が遅延回路14を介して、ANDゲート15へ供給 される。すなわち、比較回路13において、しきい値 t h 2より絶対値化された差分値が大きい場合、第2フラ グ(flag 2)を'1'とし、しきい値th2より小さい 場合、第2フラグ (flag2) を `O' として、第2フラ グ(flag 2)は、遅延回路 14へ供給される。遅延回路 14では、上述した動き領域判定回路8にかかる時間だ け遅延され、第2の動き物体領域候補(flag2= `1')として、ANDゲート15へ供給される。

【0011】第1の動き物体領域候補(flag1=`1'20)および第2の動き物体領域候補(flag2=`1')が供給されたANDゲート15では、それらの論理積をとり、第3の動き物体領域候補(flag3=`1')が生成され、縮小/拡大回路16へ供給される。一方、第0フラグ(flag0)に関して、後で使用する連続回数メモリ9の制御を行う。この連続回数メモリ9は、画素位置毎に対応して、第0フラグ(flag0)が`1'である場合、0にリセットし、第0フラグ(flag0)が`0'である場合、カウントアップするように制御される。これは、フレーム差の小さい現象が時間方向でどれだけ連続30するかをカウントするものであり、これによって動かない背景の確率的な判断材料を得ることと、仮に動き物体が停止した場合に、背景にその情報が更新されていくようにするための判断材料とするものである。

【0012】次に、縮小/拡大回路16では、図2に示すように第3の動き物体領域候補(flag3= `1')の領域を上下左右方向に数画素程度の縮小/拡大を行う。図2Aは、縮小/拡大回路16へ供給されたディジタル画像を示し、そのディジタル画像に対して、縮小処理を行うことで図2Bに示すように孤立点の除去が行われる。孤立点の除去が行われたディジタル画像は、元の大きさへ戻すために図2Cに示すように拡大処理を行う。この結果を第4フラグ(flag4)として、遅延回路17および入力/背景比率判定回路20へ供給される。

【0013】入力されたディジタル画像が供給された除算器18は、背景メモリ37からの信号と除算される。すなわち、第4フラグ(flag4)が `1' である領域内において、例えば動き領域候補であっても、それが実際は背景であった場合、ある程度の広がりの入力と背景との輝度値の比率は、ほとんど1に近い値を示すはずであ

る。また、比率が1からある程度離れた領域は物体の背景に落とした影の領域であり、それ以外は動き物体と判断できる。

【0014】除算器18からの比率は、遅延回路19において、所定の遅延がなされた後、その除算された結果は、入力/背景比率判定回路20个供給される。入力/背景比率判定回路20では、端子21からしきい値th1、th2、th3およびth4が供給され、第5フラグ(flag5)が作成される。この入力/背景比率判定回路20の詳細な説明は、後述する。第5フラグ(flag5)は、背景と判定したときは、0'となり、動き物体と判定したときは、1'となり、さらに影と判定したときは、2'となるようにコード化される。この第5フラグ(flag5)は、遅延回路22および動き領域判定回路24个供給される。

【0015】絶対値化回路11から供給される背景メモリ37からの信号と、入力されたディジタル画像との差分の絶対値が遅延回路23において、所定の遅延が施された後、動き領域判定回路24へ供給され、さらに端子25からしきい値th5が動き領域判定回路24へ供給される。このしきい値th5は、上述したしきい値th2より大きく(th5>th2)、すなわちしきい値th2よりきびしく動き物体領域か否かが判断される。そして、動き物体領域と判断されたとき、第6フラグ(flag6)を `1' として、縮小/拡大回路26へ供給される。

【0016】この縮小/拡大回路26は、上述の縮小/拡大回路16と同様に孤立点を除去するために、第6フラグ(flag6=`1')の領域を上下左右方向で数画素程度の縮小および拡大を行い、第7フラグ(flag7)を `1'とし、動き物体領域が作成される。その第7フラグ(flag7)は、影判定回路27、動き物体判定回路28および背景更新制御回路36へ供給される。

【0017】影判定回路27では、入力されたディジタル画像が遅延回路29を介して供給され、そのディジタル画像は、第4フラグ(flag4)、第5フラグ(flag 5)および第7フラグ(flag 7)に基づいて、影の領域が判定される。入力されたディジタル画像が遅延回路30を介して影メモリ31へ供給され、そのディジタル画像は、影判定回路27から供給される信号に応じて、影と判定された領域のみ記憶される。また、既に記憶されている場合、新たに影と判定された領域が影メモリ31へ更新され、記憶される。記憶された影の領域は、出力端子32から伝送される。

【0018】さらに、動き物体判定回路28では、入力されたディジタル画像が遅延回路29を介して供給され、そのディジタル画像は、第7フラグ(flag7)に基づいて、動き物体の領域が判定される。入力されたディジタル画像が遅延回路30を介して動き物体メモリ33へ供給され、そのディジタル画像は、動き物体判定回路

28から供給される信号に応じて、動き物体と判定された領域のみ記憶される。また、既に記憶されている場合、新たに動き物体と判定された領域が動き物体メモリ33へ更新され、記憶される。記憶された動き物体の領域は、出力端子34から伝送される。

【0019】また、背景更新制御回路36では、入力されたディジタル画像が遅延回路29を介して供給され、そのディジタル画像は、第7フラグ(flag7)および遅延回路35を介して連続回数メモリ9からの信号に基づいて、背景の領域が判定される。判定された背景は、背10景メモリを別途定める比率(rおよび1-r)で加重平均して、背景メモリの更新を行い、出力端子38からその背景は、伝送される。

【0020】ここで、上述した動き領域判定回路8の詳細なプロック図を図3に示す。この動き領域判定回路8では、第0フラグ(flag0)が、1、で示される動き輪郭であると判断される動き領域に対して、さらに上下左右から走査することで動き物体領域の第1の候補が判定され、第1フラグ(flag1)として、後段へ伝送される。

【0021】41で示す入力端子を介して、比較回路6から供給される第0フラグ(flag 0)がフラグフレームメモリ42へ供給される。そのフラグフレームメモリ42は、アドレス制御回路43からの信号により制御される。左0/1検出回路44では、左から右の走査に対して第0フラグが `0'から `1'へ変化するところを判断し、第1内部候補回路45において、その変化点より右側を第1の内部候補とする。その第1の内部候補は、ANDゲート52へ供給される。

【0022】次に、右0/1検出回路46では、右から左の走査に対して第0フラグが、0'から、1'へ変化するところを判断し、第2内部候補回路47において、その変化点より左側を第2の内部候補とする。その第2の内部候補は、ANDゲート52へ供給される。同様に、上0/1検出回路46では、上から下の走査に対して第0フラグが、0'から、1'へ変化するところを判断し、第3内部候補とし、その第3の内部候補は、ANDゲート53へ供給され、下0/1検出回路47では、下から上の走査に対して第0フラグが、0'から、1'へ変化するところを判断し、その変換点より上側を第4の内部候補とし、その第4の内部候補は、ANDゲート53へ供給される。

【0023】ANDゲート52では、第1の内部候補と第2の内部候補との論理積が求められ、ANDゲート53では、第3の内部候補と第4の内部候補との論理積が求められる。そして、ANDゲート52および53の出力は、ORゲート54へ供給され、その論理和により第1の動き物体領域候補(第1フラグ(flag1)= `1')が出力端子55から伝送される。この第1の動き物

体領域候補には、複雑な形状をした物体であれば、その全体を包含するような閉領域を形成することとなり、この領域内には、背景の部分も一部含まれる場合がある。【0024】次に、上述した入力/背景比率判定回路20の詳細なブロック図を図4に示す。61で示す入力端子から除算器18からの比率がブロック化回路63へ供給され、入力端子62から縮小/拡大回路16からの第4フラグ(flag4)がブロック化回路63へ供給される。そのブロック化回路63では、入力画像と背景メモリの比率を第4フラグ(flag4)とともにブロック化が行われ、平均値回路64および遅延回路65へ供給される。平均値回路64では、第4フラグが、1、に等しい領域内で比率の局所ブロック内の平均値が計算され、その時間だけ遅延回路65では、遅延される。

【0025】平均値回路64の出力は、遅延回路66および標準偏差回路67へ供給され、遅延回路65の出力は、標準偏差回路67へ供給される。標準偏差回路67では、平均値回路64と同様に第4フラグが 11 に等しい領域内で比率の局所ブロック内の標準偏差が計算され、その時間だけ遅延回路66では、遅延される。計算された標準偏差は、比較回路69および71へ供給され、端子68および70から供給されるしきい値th3およびth4と比較される。また、計算された平均値は、比較回路73および75へ供給され、端子72および74から供給されるしきい値th1およびth2と比較される。

【0026】すなわち、図5に示すように入力画像と背景メモリの値の比率を各画素毎にもとめ、注目画素を中心とした微小ブロック内でその比率の平均値および標準偏差が求められる。その後、しきい値 t h 1、t h 2、t h 3 および h t 4 と比較することで物体、背景、影を分離する。ここでは、図5に示すように一例として、平均値に対するしきい値は、t h 1>th 2の関係となり、標準偏差に対するしきい値は t h 3 < t h 4 の関係となる。よって、コード化回路 7 6 では、比較回路 6 9、7 1、7 3 および 7 5 で比較された結果が供給され、下記のように判定される。

【0027】 (th1<平均値<th2) and (標準偏差<th3) の場合、第5フラグ (flag5) は 0 とし、背景と判定され、出力端子77から後段へ伝送される。 (平均値<th1) and (th3<標準偏差<th4) の場合、第5フラグ (flag5) は 1 とし、影と判定され、出力端子77から後段へ伝送される。背景および影と判定されない領域を物体と判定し、第5フラグ (flag5) は 2 として出力端子77から後段へ伝送される。

【0028】ここで、上述した背景更新制御回路35および背景メモリ36の詳細なブロック図を図6に示す。 この図6のブロック図では、動き物体領域および影の領 50 域の外を背景領域として入力画像と背景メモリを別途定 10

める比率(rおよび1-r)で加重平均した後、背景メ モリの更新を行うものである。

【0029】連続回数メモリ9からの連続回数フラグが 入力端子81からr設定回路85へ供給され、さらに端 子84からしきい値th6およびth7がr設定回路8 5へ供給される。r設定回路85では、図7に示すよう に連続回数フラグがしきい値 t h 6より小さい場合、入 力画像の比率 r を 0 とするため、背景メモリの比率 (1 -r) は1となる。しきい値th6より大きく、しきい 値th7より小さい場合、連続回数フラグの回数に応じ て入力画像の比率 r を上げるようにし(すなわち、背景 メモリの比率(1-r)は下がる)、入力画像の比率 r は、1を越えないように制御する。また、連続回数フラ グがしきい値 t h 7より大きい場合、入力画像の比率 r を1とするため、背景メモリの比率(1-r)は0とな る。

【0030】r設定回路85から背景メモリの比率(1 -r) が乗算器87へ供給され、背景メモリ37から記 憶されている背景が乗算器87へ供給される。その乗算 器87の演算結果は、加算器89へ供給される。r設定 20 回路85から入力画像の比率 r が乗算器88へ供給さ れ、入力端子83を介して入力画像が乗算器88へ供給 される。その乗算器85の演算結果は、加算器89へ供 給される。加算器89では、乗算器87から背景が供給 され、乗算器88から入力画像が供給され、それぞれ加 算され背景メモリ37へ記憶される。この背景メモリ3 7は、端子82から供給される第7フラグ(flag7)に 応じてR/W制御回路86により、読み出しおよび書き 込みが制御される。

【0031】ここで、この発明の影の部分の分離方法に ついて図8を使用して簡単に説明する。まず、図8Aに 示すような影と物体がり、図8Bに示すように第4フラ グ(flag 4)が `1' である領域が物体、影および背景 の一部を含んだ比較的大きな領域となる。そして、図8 Cに示すように、この領域 (flag 4 = `1') 内で入力 画像/背景メモリの比率判定を行った結果、背景の領域 (flag5= `0')、物体の領域(flag5= `1')、 影の領域(flag5= `2') に分離されるが、この判定 に若干の誤差があるため、図8Cに示すように本来の物 体の領域内にも微小な背景の部分や微小な影の部分が誤 40 判定の部分として生じる。

【0032】上述のように物体の領域の確定には、第5 フラグ(flag 5) が `1' である領域と背景メモリとの 差の絶対値をしきい値 (th5) で比較した結果、限定 した第6フラグ (flag6= `1') を生成し、その第6 フラグが `1' の領域、すなわち物体の領域を拡大/縮 小することで、第7フラグ (flag7= `1') が生成さ れる。また、以上のことから影の領域は下記の論理で求 めることができる。

5≠ `0')

【0033】ここで、この発明の画像信号処理方法の一 実施例を実現するためのフローチャートを図りに示す。 まず、ステップ91の|フレーム差|では、供給された 入力画像と1フレーム遅延された画像との差分の絶対値 が求められ、求められたフレーム差分の絶対値がしきい 値th1と比較される。その結果、しきい値th1より 大きいと第0フラグ (flagO) は、 `1' として、しき い値thlより小さいと第0フラグ (flagO) は、 0'として2値化され、ステップ92および95へ制御 が移る。ステップ92の動き領域判定では、第0フラグ (flag O) が 1' である領域は、動き物体の輪郭と判 断され、第1の動き物体領域候補(flag1 = 1)と して、ステップ94へ制御が移る。

【0034】ステップ93の | 入力-背景 | では、入力 画像と背景メモリとの差分の絶対値が算出され、その差 分の絶対値は、しきい値 t h 2 と比較される。このしき い値th2より大きいとき第2フラグ (flag2) が ` 1'とし、しきい値th2より小さいとき第2フラグ (flag 2) が `0' として2値化され、ステップ94へ 制御が移る。このステップ93において、第2フラグ (flag 2) が `1' である領域は、第2の動き物体領域 候補 (flag 2 = `1') として、ステップ94へ制御が 移る。ステップ94の論理積では、ステップ92からの 第1フラグ(flag1)とステップ93からの第2フラグ (flag2) との論理積をとり、第3の動き物体領域候補 (flag3= `1') が生成され、ステップ97へ制御が 移る。

【0035】ステップ95の連続回数計数では、第0フ ラグ (flag O) の `O' である場合、カウントするよう に制御され、第0フラグが `1' となった場合、その力 ウント値を0にリセットするように制御されている。こ れによって、移動のない背景の確率的な判断材料を得る ことと、仮に動き物体が停止した場合に、背景にその情 報が更新されていくようにするための判断材料となる連 続回数フラグが生成される。そして、ステップ95から ステップ96へ制御が移る。

【0036】ステップ97の縮小/拡大では、図2に示 すように第3の動き物体領域候補(flag3= `1')の 領域を上下左右方向に数画素程度の縮小/拡大を行う。 上述したように縮小することで、孤立点の除去が行わ れ、拡大し元の大きさへ戻す。この結果を第4フラグ (flag4) として、ステップ98および99へ制御が移 る。ステップ99の入力/背景では、入力画像と背景メ モリの比率が算出され、算出されたその比率は、局所ブ ロック内平均値および標準偏差が算出され、それぞれを 上述のようにしきい値th1、th2、th3およびt h4と比較することによって、第5フラグ(flag5)が 生成され、ステップ100へ制御が移る。この第5フラ (flag 4 = `1') and $(flag 7 \neq `1')$ and (flag 50) グは、上述したように背景のとき `0' を示し、動き物 体のとき `1' を示し、影のとき `2' を示すようにコード化される。

【0037】ステップ100の|入力-背景|では、入力画像と背景メモリとの差分の絶対値がしきい値 t h 5 と比較され、動き物体領域が判断されると、第6フラグ(flag 6)が `1'となる。ステップ101の縮小/拡大では、上述のステップ97(縮小/拡大)と同様に第6フラグが `1'となる領域の上下左右方向に数画素程度の縮小を行い孤立点の除去を行った後、元の大きさに拡大する。ステップ98の影の判定では、上述したよう10に((flag 4 = `1') and(flag 7 ≠ 1) and(flag 5 ≠ 0))が成り立つときに影の領域と判断し、影の領域と判断された領域は、伝送される。

【0038】ステップ102のflag7=0では、第7フラグ(flag7)が0か否か、すなわち動き物体領域か否かが判断される。上述と同様にflag7=1の場合、その領域は、動き物体として伝送され、flag7=0の場合、ステップ96へ制御が移る。ステップ96の背景更新では、ステップ95(連続回数計数)からの背景の連続回数フラグが得られ、図7に示すように入力画像と背景メモリとの比率が定まり、新たな背景に更新され、その背景が伝送される。

[0039]

【発明の効果】この発明に依れば、背景と動き物体およびその影の部分の分離を精度良く行うことができるため、その後の処理のバリエーションを広げることが可能となる。

【0040】さらに、この発明に依れば、背景と動き物体とを分離後、背景はほどんど変化がないため、時間方向で見たとき超高圧圧縮がはかれることから、MD(Mi 30 ni Disk)のような低ビットレートの記録媒体においても、高画質、長時間の記録を行うことが可能となる。

【図面の簡単な説明】

【図1】この発明の画像信号処理装置の一実施例を示す プロック図である。

【図2】この発明に係る縮小/拡大処理の説明に使用す

る略線図である。

【図3】この発明に係る動き領域判定回路の一例の詳細なブロック図である。

【図4】この発明に係る入力/背景比率判定の一例の詳細なブロック図である。

【図5】この発明に係る平均値と標準偏差を示した一例のグラフである。

【図6】この発明に係る背景更新制御と背景メモリの一例の詳細なブロックである。

【図7】この発明に係る入力画像と背景メモリからの画像との比率の一例を示すグラフである。

【図8】この発明の物体と影を抜き取る説明に用いる略線図である。

【図9】この発明の画像信号処理方法の一例を示すフローチャートである。

【符号の説明】

2 フレームメモリ

3、10 減算器

4、11 絶対値化回路

20 6、13 比較回路

7 計数制御回路

8、24 動き領域判定回路

9 連続回数メモリ

14、17、19、22、23、29、30、35 遅 延回路

15 ANDゲート

16、26 縮小/拡大回路

18 除算器

20 入力/背景比率判定回路

2 7 影判定回路

28 動き物体判定回路


31 影メモリ

33 動き物体メモリ


36 背景更新制御回路


37 背景メモリ

[図7]




[図1]







[図3]




[図4]




【図6】








Α





flag4 = 1 and flag7 \neq 1 and flag5 \neq 0

【図9】

